[서울=뉴스핌] 이지용 기자 = 삼성전자가 19일(현지시간) 독일 뮌헨에서 '삼성 파운드리 포럼 2023'을 개최했다고 밝혔다.

삼성전자는 이날 최첨단 공정 로드맵과 전장(Automotive) 등 응용처별 파운드리 전략을 공개했다.

삼성전자는 최첨단 2나노 공정부터 8인치 웨이퍼를 활용한 레거시 공정에 이르기까지 다양한 맞춤형 솔루션을 선보였다. SAFE(Samsung Advanced Foundry Ecosystem) 파트너들은 부스 전시를 통해 최신 파운드리 기술 트렌드와 향후 발전 방향을 공유했다.

삼성전자는 지난달 초 'IAA 모빌리티 2023' 행사에 이어 이번 포럼에서도 유럽 고객과의 협력을 확대하며 전장 분야 핵심 파트너로서의 입지를 강화하고 있다.  

삼성전자는 오는 2026년 최첨단 2나노 전장 솔루션 양산 준비를 완료할 예정이다. 동시에 차세대 eMRAM(내장형 MRAM)과 8인치 BCD 공정 포트폴리오를 확대한다. eMRAM은 빠른 읽기와 쓰기 속도를 기반으로 높은 온도에서도 안정적으로 동작 가능한 전장용 차세대 핵심 메모리 반도체이다. BCD 공정은 아날로그 신호제어, 디지털 신호제어, 고전압 관리 트랜지스터를 하나의 칩에 구현한 것으로, 주로 전력 반도체 생산에 활용된다.

삼성전자는 이번 포럼에서 업계 최초로 5나노 eMRAM 개발 계획을 밝히는 등 차세대 전장 파운드리 기술을 선도하겠다는 포부를 밝혔다. 

FD-SOI은 완전공핍형 실리콘 온 인슐레이터로 실리콘 웨이퍼 위에 전기가 통하지 않는 절연막(SiO2)을 형성하고 그 위에 트랜지스터를 구성하는 기술이다. 트랜지스터 동작시 발생하는 누설 전류를 크게 줄일 수 있다.

AEC-Q100은 자동차 부품 협회에서 자동차 전자 부품에 대한 신뢰성 평가 절차 및 기준을 규정한 것으로 전 세계에서 통용되는 기준이다. Auto Grade(오토 그레이드)는 온도 기준에 따라 0~3 단계로 나뉜다.

삼성전자는 또 2026년 8나노, 2027년 5나노까지 eMRAM 포트폴리오를 확대할 계획이다. 8나노 eMRAM의 경우, 이전 14나노 대비 집적도 30%, 속도 33%가 증가할 것으로 기대된다. 삼성전자는 8인치 BCD 공정 포트폴리오도 강화한다.

삼성전자는 현재 양산중인 130나노 전장 BCD 공정을 2025년 90나노까지 확대하며, 90나노 전장 BCD 공정은 130나노 대비 약 20% 칩 면적 감소가 기대된다.

이와 함께 DTI(Deep Trench Isolation) 기술을 활용해 전장향 솔루션에 적용되는 고전압을 기존 70볼트에서 120볼트로 높일 예정이며, 130나노 BCD 공정에 120볼트를 적용한 공정설계키트(PDK)를 2025년 제공할 계획이다.

DTI는 트랜지스터 사이의 간격을 줄이고 전류 누출과 과전류로 인해 소자 특성이 저하되는 현상을 개선시켜, 전력반도체의 성능을 향상시키는 기술이다.

삼성전자는 SAFE 파트너, 메모리, 패키지 기판, 테스트 전문 기업 등 20개 파트너와 함께 최첨단 패키지 협의체인 'MDI(Multi Die Integration) Alliance'를 구축했다.

삼성전자는 최첨단 패키지 협의체를 주도하며 전장과 고성능 컴퓨팅(HPC) 등 응용처별 차별화된 2.5D, 3D 패키지 솔루션을 개발해 나갈 예정이다.

최시영 삼성전자 파운드리사업부 사장은 "차량용 반도체 시장에 최적화된 공정을 적기에 개발해 자율주행 단계별 인공지능(AI) 반도체부터 전력반도체, MCU(Micro Controller Unit) 등을 고객 요구에 맞춰 양산해 나갈 계획"이라고 말했다. 이어 "삼성전자만의 차별화된 파운드리 솔루션으로 전기차와 자율주행차 시대를 선도해 나갈 것"이라고 밝혔다.

한편, 삼성전자는 이번 독일과 미국(6월), 한국(7월) 외에 지난 17일 일본에서도 '삼성 파운드리 포럼 2023'을 개최했다. 오프라인 행사에 참석하지 못한 글로벌 고객을 위해 다음달 2일부터 올해 말까지 삼성전자 반도체 공식 홈페이지에 행사 내용을 공개할 계획이다.

leeiy5222@newspim.com