AI 핵심 요약
beta- 화웨이가 25일 ISCAS에서 EUV 없이 1.4나노급 칩 개발 비전을 밝혔다
- 허팅보 사장은 선폭 대신 적층 설계로 집적도를 높이는 ‘타오의 법칙’을 제시했다
- 차세대 기린 칩에 논리 적층을 처음 적용했고, 업계에서는 검증과 구현 가능성에 의문을 제기했다
!AI가 자동 생성한 요약으로 정확하지 않을 수 있어요.
[베이징=뉴스핌] 조용성 특파원 = 중국의 대형 IT 기업인 화웨이(華爲)가 EUV(극자외선) 노광기 장비 없이 1.4나노 성능의 반도체를 만들어 내겠다는 비전을 제시했다.
전기전자공학회(IEEE)가 25일 상하이에서 개최한 국제회로시스템세미나(ISCAS 2026)에서 화웨이 반도체 사업부 사장인 허팅보(何庭波) 사장이 '새로운 반도체 경로 탐색과 실천'이라는 주제로 기조 연설을 했다고 상하이증권보가 26일 전했다.
허팅보 사장은 이 자리에서 '무어의 법칙'을 대체할 수 있는 '타오(τ)의 법칙'을 제시했다. 무어의 법칙은 선폭을 줄여 약 2년마다 반도체 집적도가 2배 증가한다는 개념이다.
이에 반해 허팅보 사장이 제시한 타오의 법칙은 선폭을 줄이지 않는 대신 적층 설계를 적용한다면 집적도가 증가한다는 개념이다.
중국은 미국으로부터 반도체 제재를 받고 있으며, 최첨단 EUV 노광장비를 수입하지 못하고 있다. EUV 노광장비가 없어서 중국의 반도체 제조 역량은 7나노에 멈춰 있다. 허팅보 사장이 제시한 개념에 따르면 EUV 노광장비 없이도 적층 설계를 통해 반도체의 성능을 향상시킬 수 있게 된다.
허팅보 사장은 올해 가을 출시할 예정인 차세대 기린 칩에는 처음으로 논리 적층 설계가 적용됐다고 소개했다. 기린 칩은 화웨이가 자체 개발한 스마트폰용 애플리케이션 프로세서(AP)다.
허 사장은 또한 "향후 5년 내에 타오 법칙에 기반해 기존 1.4나노 공정 수준에 맞먹는 집적도를 지닌 칩을 개발할 수 있을 것"이라고도 전망했다.
허 사장은 또한 "지난 6년 동안 381종의 칩을 설계하고 양산했으며, 이들 칩은 이동통신, AI, 자동차, 산업용 장비, 데이터 인프라 등에 적용됐다"고 소개했다.
한편 화웨이가 이날 제시한 타오의 법칙은 검증을 필요로 한다는 의견이 나오고 있다. 대만의 한 반도체 산업 컨설턴트는 "현재 주류 웨이퍼 장비는 평면 공정을 기반으로 하지만 타오의 법칙은 적층 방식을 사용하기 때문에 기존 장비로 이를 구현할 수 있을지 미지수"라며 "칩을 제조해 내더라도 전력, 성능, 면적 등 종합적인 테스트를 거쳐야 하며, 궁극적으로 냉혹한 시장 경쟁을 거쳐야 한다"고 평가했다.
ys1744@newspim.com
