[대전=뉴스핌] 최태영 기자 = KAIST는 생명화학공학과 임성갑 교수와 POSTECH 창의IT융합공학과 김재준 교수 공동 연구팀이 비아홀(via-hole, vertical interconnect access hole) 공정 없이도 금속을 다중으로 상호 연결할 수 있는 기술을 개발, 이를 통해 5층 이상의 3차원 고성능 유기 집적회로를 구현했다고 11일 밝혔다.

이 기술은 금속의 수직 상호 연결을 위해 공간을 뚫는 작업인 비아홀 공정 대신 패턴된 절연막을 직접 쌓는 방식이다. 이는 유기 반도체 집적회로를 형성하는데 적용할 수 있는 신개념 공정이라고 연구팀은 소개했다.

임성갑·김재준 교수와 박홍근 박사과정, 유호천 박사(사진 왼쪽부터) [사진=KAIST]

유기 트랜지스터는 구부리거나 접어도 그 특성을 그대로 유지할 수 있는 장점으로 유연(flexible)한 디스플레이 및 웨어러블 센서 등 다양한 분야에 적용할 수 있다.

그러나 이 같은 유기물 반도체는 화학적 용매, 플라즈마, 고온 등에 의해 쉽게 손상되는 문제점 때문에 일반적인 식각 공정을 적용할 수 없어 유기 트랜지스터 기반 집적회로 구현의 걸림돌로 여겨져 왔다.

공동 연구팀은 유기물 반도체 손상 없이 안정적인 금속 전극 접속을 위해 절연막에 비아홀을 뚫는 기존 방식에서 벗어나 패턴된 절연막을 직접 쌓는 방식을 택했다. 패턴된 절연막은 패턴 구조에 따라 반도체소자를 선택적으로 연결할 수 있도록 한 것이다.

연구팀은 ‘개시제를 이용한 화학 기상 증착법(iCVD: initiated chemical vapor deposition)’을 통해 얇고 균일한 절연막 패턴을 활용해 안정적인 트랜지스터 및 집적회로를 구현하는 데 성공했다.

공동 연구팀은 긴밀한 협력을 통해 개발한 금속 상호 연결 방법이 유기물 손상 없이 100%에 가까운 소자 수율로 유기 트랜지스터를 제작할 수 있음을 확인했다.

연구팀은 수직적으로 분포된 트랜지스터들을 상호 연결해 인버터, 낸드, 노어 등 다양한 디지털 논리 회로를 구현하는 데 성공했다. 또 효과적인 금속 상호 연결을 위한 레이아웃 디자인 규칙을 제안했다.

제안된 금속 상호 연결 기술 모식도 [사진=KAIST]

수직 집적된 디지털 회로 공정 모식도 및 이미지 [사진=KAIST]

이런 성과는 향후 유기 반도체 기반 집적회로 구현 연구에 유용한 지침이 될 것으로 연구팀은 보고 있다.

연구책임자인 김재준 POSTECH 교수는 “패턴된 절연막을 이용하는 발상의 전환이 유기 집적회로로 가기 위한 핵심 기술의 원천이 됐다”며 “향후 유기 반도체 뿐 아니라 다양한 반도체 집적회로 구현의 핵심적인 역할을 할 것”이라고 전망했다.

이번 연구는 유호천 박사와 박홍근 박사과정 학생이 공동 1 저자로 참여했으며, 결과는 국제 학술지인 네이처 커뮤니케이션 6월 3일자 온라인판에 게재됐다.

ctyw@newspim.com